Автоматизированная линия лакировки и окраски резисторов

Нижегородский Государственный Технический Университет

им. Р.Е. Алексеева 
 

Институт  Промышленных технологий Машиностроения 

Кафедра: «Автоматизации машиностроения» 
 

КУРСОВАЯ  РАБОТА

На  тему: «Автоматизированная  линия лакировки  и окраски резисторов»

Вариант 49 
 
 
 
 
 

Выполнил: студентка группы 08-АМ

Хакимова  Л.Ф. 

Принял: Иванов А.А. 
 
 
 
 
 
 
 
 
 

Нижний Новгород

2012

 

Техническое задание 

Автоматизированная  линия лакировки  и окраски резисторов 

1. В качестве альтернативы линейной компоновке рассмотреть вариант  круговой компоновки линии, сравнить эти  варианты по ТЭП и дать рекомендации по их реализации.
2. Построить циклограмму работы линии по основному варианту и составить перечень событий для имитационной модели.
3. Составить перечень условий для принятых событий и построить орграф сети Петри применительно к штатной работе системы.
4. Построить орграф сети Петри с учетом следующих нештатных ситуаций:

• заклинивание резистора в вертикальном накопителе из-за его перекоса;
• из-за неправильной наладки оборудования резисторы перемещаются в ваннах без вращения вокруг своей оси;
• имеет место выпадение резисторов из держателей цепи в печи сушки после окраски.

5. Построить фрагмент графа достижимости и матрицы входных и выходных инциденций.

6. Разработать программу функционирования модели системы с возможностью демонстрации ее на мониторе компьютера.
7. Разработать функциональную схему устройства управления системы на бесконтактных элементах (жесткая логика) на основе таблицы состояний и логических уравнений. Сравнить аппаратную и программную реализацию системы управления объектом (например, программируемый контроллер).

 

Исходные  данные  

За уровнем лака и краски в ваннах следит оператор. Ванны с лаком и краской  содержат рифленую дорожку. Производительность линии – 3500 шт/ч; характер производства – крупносерийное.

Рис. 1. Схема автоматизированной линии лакировки  и окраски постоянных резисторов:

1 – вибробункер для ориентации, рихтовки и подачи на линию резисторов;

2 – цепной конвейер;

3 – ванна с лаком;

4 – печь для сушки лака;

5 – ванна с краской;

6 – печь для сушки краски;

7 – самотечный лоток для выгрузки окрашенных резисторов в тару;

8 – резистор;

9 – рифленая дорожка на дне ванны для вращения резисторов при их перемещении цепью;

h – допустимый слой лака или краски в ванной

 

2. Циклограмма работы  автоматизированной  линии лакировки  и окраски резисторов.

 

Рис.2 Циклограмма работы автоматизированной линии лакировки и окраски резисторов

ЦК – цепной конвейер;

ЗиТ – загрузка и транспортировка;

ВЛ – ванна с лаком;

СЛ – печь для  сушки лака;

ВК – ванна  с краской;

СК – печь для  сушки краски;

Вгл – выгрузка окрашенных резисторов в тару с помощью гравитационного лотка.

Примечание: tц - время, необходимое на выпуск одного резистора. 

События:

t1 – захват и транспортировка резистора по ЦК

t2 – резистор находится в ВЛ

t3 – захват и транспортировка резистора по ЦК

t4 – резистор находится в СЛ

t5 – захват и транспортировка резистора по ЦК

t6 – резистор находится в ВК

t7 – захват и транспортировка резистора по ЦК

t8 – резистор находится в СК

t9 – захват и транспортировка резистора по ЦК

t10 – резистор выгружен в тару

3. Орграф сети Петри применительно к штатной работе системы.

Рис.3 Сеть Петри 

Перечень  событий и условий:

P1 – резистор правильно ориентирован в вертикальном накопителе

P 2 – резистор транспортирован по ЦК к ВЛ

P 3 – резистор налачен

P 4 – резистор транспортирован по ЦК к СЛ

P 5 – лак высох

P 6 – резистор транспортирован по ЦК к ВК

P 7 – резистор окрашен

P 8 – резистор транспортирован по ЦК к СК

P 9 – краска высохла

P 10 – налаченный и окрашенный резистор готов к выгрузке в тару 

t1 – захват и транспортировка резистора по ЦК

t2 – резистор находится в ВЛ

t3 –транспортировка резистора по ЦК

t4 – резистор находится в СЛ

t5 –транспортировка резистора по ЦК

t6 – резистор находится в ВК

t7 –транспортировка резистора по ЦК

t8 – резистор находится в СК

t9 –транспортировка резистора по ЦК

t10 – резистор выгружен в тару

4. Орграф сети Петри с учетом нештатных ситуаций.

Рис.3 Сеть Петри с учетом нештатных ситуаций 

На  орграфе отражены три нештатные  ситуации:

1. заклинивание резистора в вертикальном накопителе из-за его перекоса;
2. из-за неправильной наладки оборудования резисторы перемещаются в ваннах без вращения вокруг своей оси;
3. имеет место выпадение резисторов из держателей цепи в печи сушки после окраски.

 

Перечень  событий и условий:

P’1 – заклинивание резистора в вертикальном накопителе из-за его перекоса

P’4 – из-за неправильной наладки оборудования резистор перемещается в ванне с лаком без вращения вокруг своей оси

P’9 – резистор выпал из держателей цепи в печи сушки после окраски

Pрб – вызвана ремонтная бригада для устранения неполадок на линии 

t’1 – резистор не захвачен

t’4 – резистор неравномерно налачен из-за неисправности оборудования

t’9 – резистор не захвачен из-за выпадения из держателей в СК

tр – происходит ремонт неисправностей 

5. Граф достижимости и матрицы входных и выходных инциденций.

t1

(1, 0, 0, 0, 0, 0, 0, 0, 0, 0)

t2

(0, 1, 0, 0, 0, 0, 0, 0, 0, 0)

t3

(0, 0, 1, 0, 0, 0, 0, 0, 0, 0)

t4

(0, 0, 0, 1, 0, 0, 0, 0, 0, 0) 

Рис. 4 Фрагмент графа достижимости

Матрица входных инциденций (F) 

	t1	t2	t3	t4	t5	t6	t7	t8	t9	t10
P1	1	0	0	0	0	0	0	0	0	0
P2	0	1	0	0	0	0	0	0	0	0
P3	0	0	1	0	0	0	0	0	0	0
P4	0	0	0	1	0	0	0	0	0	0
P5	0	0	0	0	1	0	0	0	0	0
P6	0	0	0	0	0	1	0	0	0	0
P7	0	0	0	0	0	0	1	0	0	0
P8	0	0	0	0	0	0	0	1	0	0
P9	0	0	0	0	0	0	0	0	1	0
P10	0	0	0	0	0	0	0	0	0	1

Матрица выходных инциденций (Н) 

	P1	P2	P3	P4	P5	P6	P7	P8	P9	P10
t1	0	1	0	0	0	0	0	0	0	0
t2	0	0	1	0	0	0	0	0	0	0
t3	0	0	0	1	0	0	0	0	0	0
t4	0	0	0	0	1	0	0	0	0	0
t5	0	0	0	0	0	1	0	0	0	0
t6	0	0	0	0	0	0	1	0	0	0
t7	0	0	0	0	0	0	0	1	0	0
t8	0	0	0	0	0	0	0	0	1	0
t9	0	0	0	0	0	0	0	0	0	1
t10	1	0	0	0	0	0	0	0	0	0