Разработка микропроцессорной системы управления объектом

ВВЕДЕНИЕ

Эта микропроцессорная система выполнена на комплекте КР580. Микропроцессорный комплект серии КР580 содержит набор БИС для построения микропроцессорных систем относительно невысокого быстродействия, работающих с тактовой частотой до 2,5 МГц. В основном на комплекте данной серии строятся микропроцессорные системы (МПС), решающие задачи, связанные с управлением разнообразными технологическими процессами. В этом комплекте предусмотрена БИС центрального процессора - КР580ВМ80А, содержащая в одной микросхеме операционное и управляющее устройство. Это существенно упрощает построение МПС. Кроме того, из соображений упрощения программирования для управления микросхемами МПС применяется фиксированный набор команд. Микропроцессор КР580ВМ80А был выпущен в 1974 году. С тех пор появилось большое количество более мощных микропроцессоров, но долгое время микропроцессор КР580ВМ80А был самым распространенным и применяется до сих пор в тех случаях, когда его производительности достаточно и использование более мощных микропроцессоров неоправданно. Кроме того, структура этого микропроцессора, принципы его работы, система команд, в определенной степени являются универсальными и отражают общие принципы функционирования микропроцессоров. Микропроцессор КР580ВМ80А представляет собой однокристальный восьмиразрядный процессор с фиксированным набором команд. Он предназначен для построения микропроцессорных систем обработки цифровой информации и систем управления в различных областях техники, где не предъявляется высоких требований по быстродействию. Функционирование МПС сводится к следующей последовательности действий: получение данных от различных периферийных устройств, обработка данных и выдача результата обработки на периферийные устройства. При этом данные от периферийного устройства, подлежащие обработки могут поступать и в процессе их обработки. Для выполнения этих процессов в МПС предусматриваются следующие устройства: блок центрального процессора, выполняющий обработку информации; оперативная память, предназначенная для хранения и выдачи по запросам команд программ, определяющих работу микропроцессоров, различных  данных.

1 СИНТЕЗ ЭЛЕКТРИЧЕСКОЙ СТРУКТУРНОЙ СХЕМЫ МПС, ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ СИСТЕМЫ

1.1 Микропроцессорный модуль

Микропроцессорный модуль (МПМ) является основной частью МПС и управляет всеми остальными ее блоками. МПМ содержит:

        микропроцессор КР580ВМ80А;

        системный контроллер;

        генератор синхроимпульсов;

        формирователь сигнала сброса;

        схему обработки прерываний;

        буфер адреса.

Рисунок 1.1 Обобщенная структура микропроцессорного модуля МПС.

Все микросхемы, входящие в состав комплекта КР580, выполнены по nМДП технологии, однако входные и выходные сигналы соответствуют уровням логических схем ТТЛ-технологии. Это упрощает переходы между микросхемами серии КР580 и микросхемами ТТЛ-технологии любых серий. Следовательно, не возникает трудностей, если при построении микропроцессорной системы используются также некоторые микросхемы ТТЛ-технологии, имеющие широкое применение. Микросхемы комплекта КР580 характеризуются следующими параметрами:
- температурный диапазон: -10...+70 градусов по Цельсию;
- потребляемая мощность: 0,7 Вт;
- напряжение питания: КР580ВМ80А +5В, +12В, -5В, остальные БИС +5В;
- допустимое отклонение напряжения: +5%, -5%;
- нагрузочная способность каждого элемента БИС - один вход элемента ТТЛ;
- время спада и нарастания входных напряжений на выводах БИС: 30нс.

1.1.1 Микропроцессор КР580ВМ80А.

Основные характеристики этого микропроцессора следующие:

1. Разрядность - 8 бит (1 Байт).

2. Максимальная тактовая частота - 2,5МГц, что соответствует быстродействию - 625000 опер./сек.

3. Объём адресуемой памяти 65536 байт. Разрядность шины адреса - 16 бит.

4. Технология изготовления - nМОП.

БИС микропроцессора выпускается в прямоугольном корпусе с 40 выводами с двухсторонним расположением выводов (типа DIP). На кристалле расположено 5000 транзисторов.

5. Система команд - 78 базовых команд или 244 кода.

6. Число подключаемых устройств ввода - вывода (УВВ) - 256.

7. Потребляемая мощность - 750мВт.

8. Уровни сигналов входов и выходов микропроцессора (за исключением входов тактовой частоты) соответствуют стандартным ТТЛ уровням.

9. Выходы микропроцессора являются маломощными и могут быть нагружены только одним стандартным ТТЛ входом.

10. Шина данных и шина управления совмещены.

Этот микропроцессор не обладает готовой шиной управления, эта шина организуется с помощью дополнительной внешней схемы, называемой системным контроллером, которая использует байт состояния и управляющие сигналы.

Управляющая память недоступна пользователю, в ней уже в
процессе изготовления БИС записываются микропрограммы операций. Таким образом, предусматривается использование некоторой фиксированной системы команд, в которую пользователь не может внести изменений. В связи с этим данный микропроцессор относится к числу немикропрограммируемых.

Выполнение каждой команды производится микропроцессором в строго определенной последовательности действий, которая определяется кодом команды и синхронизируется сигналами С1 и С2 тактового генератора. Цикл команды - это время выполнения команды. За это время: команда выбирается из памяти, дешифрируется код команды, формируются управляющие сигналы для выполнения команды, завершается воздействие управляющих сигналов. Цикл команды разбивается на машинные циклы - это время, требуемое для обращения к памяти или к устройствам ввода - вывода. Цикл команды состоит из стольких машинных циклов, сколько обращений к памяти или к УВВ потребуется для выполнения этой команды. Команды этого микропроцессора могут содержать от 1 до 5 машинных циклов. В свою очередь каждый машинный цикл состоит из тактов - наименьший промежуток времени, необходимый для выполнения одного элементарного действия в микропроцессоре. Такт равен 1 периоду тактовых импульсов тактового генератора. Машинный цикл может состоять от 3 до 5 тактов. Первые три такта требуются для организации обмена с памятью, а второй и третий такты - для выполнения внутренних операций в микропроцессоре. Отсчет тактов ведется от положительных фронтов импульсной последовательности С1. При выполнении любой команды сначала считывается первый байт команды из памяти. Простые команды выполняются за один машинный цикл; сложные команды - за 5 машинных циклов с восемнадцатью тактами. Для формирования управляющих сигналов искусственно мультиплексируют шину данных, то есть в начале каждого машинного цикла на шину данных микропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния. Байт состояния указывает, какой из машинных циклов выполняется в текущий момент, то есть к какому из внешних устройств происходит обращение. Байт состояния выставляется на шину данных по переднему фронту сигнала С2 в первом такте и снимается с шины данных по переднему фронту С2 во втором такте. Для того, чтобы показать, что идет процесс передачи байта состояния,
используется выход SYNC микропроцессора: при выводе байта состояния на
выходе SYNC =1. Сигнал SYNC=1 позволяет выделить байт состояния из
информации передаваемой по шине данных. Байт состояния выдаётся на шину данных в интервале SYNC=1, а используется на протяжении всего машинного цикла. Поэтому байт состояния запоминается в специальном регистре слово состояния. Запись производится с использованием сигналов SYNC =1 и С2=1. Дешифратор преобразует байт состояния в требуемые для текущего машинного цикла системные управляющие сигналы. При формировании этих управляющих сигналов для согласования блоков МПС по временным характеристикам используются выходные сигналы микропроцессора DBIN и WR. Регистр слова состояния и дешифратор, обеспечивающие формирование системных управляющих сигналов, называются системным контроллером.

Рисунок 1.2 Условное графическое обозначение микропроцессора

Назначение выводов микропроцессора.

D0 - D8 - двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПС.

A0-A15 - направленная от микропроцессора 16 - разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8-разрядныйадрес УВВ появляется на выводах А0 - А7 и дублируются на линиях А8 - А15.

Сигналы управления шиной данных.

DBIN - выходной сигнал “Прием”. Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора.

WR-выходной сигнал “Выдача данных”. Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.

Сигналы управления вводом-выводом

RDY (READY) - входной сигнал “Готовность” от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=0, то УВВ или память не готовы к обмену данными с микропроцессором. В этом случае микропроцессор входит в режим “Ожидание”.

WI (WAIT) - выходной сигнал “Ожидание”. Если WAIT=1, то микропроцессор находится в режиме “Ожидание”.

INT - входной сигнал “Запрос прерывания” от УВВ. Если INT=1,  следовательно, одному из УВВ требуется обслуживание.

INTE - выходной сигнал “Разрешения прерывания”. Этот сигнал информирует УВВ о возможности или невозможности обслуживания микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены.

HLD (HOLD) - входной сигнал “Запрос захвата шин” от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти.

HLDA - выходной сигнал “Подтверждение захвата шин”. Если HLDA=1, то микропроцессор отключился от системных шин и “отдал” их в  распоряжение УВВ и памяти.

Сигналы синхронизации.

С1,С2 - входные сигналы от тактового генератора.

SYN - выходной сигнал “Синхронизация”. Если SYN=1, то на шину данных микропроцессор выставил восемь управляющих сигналов.

SR (RESET) - входной сигнал “Сброс”. Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3 - 4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н.

Так как выходы микропроцессора могут быть нагружены только на один ТТЛ-вход, то для согласования шин микропроцессора с памятью и внешними устройствами необходимы шинные формирователи. В этой МПС в качестве шинного формирователя шины адреса используются буферные регистры КР580ИР82. Шина адреса имеет 16 разрядов, и так как этот регистр имеет 8 разрядов, для построения буфера потребуется две микросхемы. Одна микросхема формирует буфер для разрядов шины адреса А0 - А7, а другая - А8 - А15. Для записи в регистр информации необходимо подать логическую единицу на вход строба записи STB. Чтобы этот регистр постоянно передавал данные с выходной шины микропроцессора на внешнюю шину, на вход STB необходимо постоянно подавать высокий уровень. С этой целью вход STB подключается к +5В.

1.1.2 Системный контроллер

Системный контроллер реализуется на регистре КР580ИР82, микросхеме АП6 (шинный формирователь) и ИС малой степени интеграции.

Схема выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной.

Формирование сигналов I/OW, MEMW  в данной микросхеме происходит относительно сигнала STSTB “Строб состояния. Двунаправленный шинный формирователь осуществляет буферирование 8-разрядной шины данных и автоматический контроль направления передачи данных. Направление задаётся сигналом DIR, входом G включают/выключают шинный формирователь от линии (переводят его входы/выходы в Z состояние).

Рисунок 1.3 - Реализация системного контроллера.

Микросхема КР580ИР82 представляет собой 8-разрядный буферный регистр, предназначенный для ввода и вывода информации со стробированием. Данная микросхема имеет восемь триггеров D-типа и восемь выходных буферов, имеющих на выходе состояние “Выключено”. Управление передачей информации осуществляется с помощью сигнала STB “Строб”.

Рисунок 1.4 – Структурная схема регистра КР580ИР82

Рисунок 1.5 - Условное графическое обозначение регистра КР580ИР82

Назначение выводов БИС КР580ИР82

DI0 - DI7- информационные входы. Подключаются к выходам микропроцессора D0 - D7.

DO0 - DO7 - информационные выходы. Подключаются к ИС малой степени интеграции.