Устройство и принципы функционирования оперативной памяти

Прежде всего - синхронный или асинхронный режим  работы. Синхронные чипсеты требуют, чтобы частота памяти совпадала  с частой шины. Имея такой чипсет, вы не сможете использовать преимущества процессора с 133 MHz шиной, если у вас  установлена память SDRAM PC 100. Асинхронные  чипсета выгодно отличаются тем, что позволяют тактировать память "своей" частотой, не обязательно  совпадающей с тактовой частотой системной шины. Благодаря этому, они поддерживают практически любые  комбинации процессоров и памяти. Согласитесь, - немаловажно для апгрейда. Однако если тактовые частоты системной  шины и памяти не могут быть соотнесены как целые числа, возникают штрафные задержки, негативно сказывающиеся на производительности.  

Другой немаловажный момент - политика открытия страниц  и максимально возможное количество одновременно открываемых страниц. Как уже было показано выше, удерживание  сигнала RAS позволяет читать ячейки в пределах этой страницы передачей  одного лишь адреса столбца, что значительно  увеличивает производительность системы. Чем больше страниц удерживается в открытом состоянии, тем выше вероятность  того, что очередной запрос попадет в уже открытую страницу и потому обработается значительно быстрее.

Вычисление полного времени доступа.

Рассмотрим следующий  пример. Пусть у нас имеется 10-нс память и процессор CELERON-300A, с системной шиной на 66 MHz. Сколько тактов потребуется для чтения одной ячейки памяти? Чтобы вычислить это, разберем весь процесс обмена по "косточкам". Итак...

процессор (вернее кэш-контроллер второго уровня) запрашивает 32 байта памяти и передает запрос чипсету. На это уходит один такт системной  шины;

в течение следующего такта чипсет вычисляет номер  столбца и строки первой ячейки цепочки  и смотрит: открыта ли соответствующая  строка или нет?

если строка действительно открыта, то чипсет выставляет сигнал CAS и спустя 2-3 такта (в зависимости от величины задержки CAS, обусловленной качеством микросхемы памяти) на шине появляются долгожданные данные;

чипсет их считывает  за один такт;

еще 1 такт расходуется  на передачу данных процессору;

если адрес  запрошенной ячейки кратен 32, она  возвращается в первой интеграции цикла  чтения, в противном случае нам  придется немного подождать;

три последующих  ячейки считываются процессором  за три такта - по такту на каждую;

если же требуемая  строка закрыта, но максимально допустимое количество одновременно открытых строк  еще не достигнуто, чипсет посылает микросхеме памяти сигнал RAS вместе с адресом строки и дает ей 2-3 такта на его "переваривание", затем посылается CAS и все происходит по сценарию описанному выше;

в том случае, когда требуемая строка закрыта  и к несчастью открыто максимально  допустимое количество других строк, требуется  один дополнительный такт на закрытие строки.  

Итак, по меньшей  мере, требуется шесть тактов системной  шины на чтение одной ячейки, а в  худшем случае - все четырнадцать. Поскольку, в данном случае частота ядра процессора в 4.5 раза превышает частоту системной  шины, чтение ячейки занимает от тридцати (6 x 5 = 30) до семидесяти (12 x 5 = 70) тактов процессора!  
 
 

Заключение

Оперативная память персональных компьютеров сегодня, как и десять лет тому назад, строится на базе относительно недорогой динамической памяти - DRAM (Dynamic Random Access Memory). Множество  поколений интерфейсной логики, соединяющей  ядро памяти с "внешним миром", сменилось за это время. Эволюция носила ярко выраженный преемственный  характер - каждое новое поколение  памяти практически полностью наследовало  архитектуру предыдущего, включая, в том числе, и свойственные ему  ограничения. Ядро же памяти (за исключением  совершенствования проектных норм таких, например, как степень интеграции) и вовсе не претерпевало никаких  принципиальных изменений! Даже "революционный" Rambus Direct RDRAM ничего подлинного революционного в себе не содержит и хорошо вписывается  в общее "генеалогическое" древо  развития памяти. 
 
 
 
 
 
 
 
 

Список  используемой литературы:

http://citforum.ru/book/optimize/ram.shtml

http://ru.wikipedia.org/wiki/Оперативная_память