Цифровые устройства и микропроцессоры

Приведите временные диаграммы  сигналов на выходах и входах логических элементов и напряжения на конденсаторе. Рассчитайте скважность полученных импульсов.

 

Решение:

Ждущие мультивибраторы предназначены для генерации одиночных прямоугольных импульсов заданной длительности в ответ на входной сигнал запуска.

Ждущий мультивибратор имеет одно устойчивое состояние, в котором  может находиться неопределенное время. Под действием входного сигнала  он переходит в квазиустойчивое состояние, в котором может находиться в течение определенного, зависящего от параметров схемы интервала. По истечении этого интервала мультивибратор вновь возвращается в устойчивое исходное состояние.

 

 

 

 

 

 

 

 

 

Схема ждущего мультивибратора на логических элементах представлена на рис. 3.1.

За основу взята схема статического RS-триггера на двух элементах 2И-НЕ микросхемы К155ЛА3, где исключено одно его устойчивое состояние.

Один вход первого  элемента служит входом мультивибратора, на второй вход подается выходной сигнал второго логического элемента. Между выходом первого элемента 2И-НЕ и объединенными входами второго включается конденсатор С1. Резистор R1 включается между общим проводом («землей») и объединенными входами второго элемента.

Длительность генерируемого импульса tи зависит от величины R1 и С1 и определяется по формуле:

,

где  В – напряжение логической единицы;

Uпор = 1,4 В – логический порог ТТЛ;

- постоянная времени заряда конденсатора. (Временные диаграммы представлены на рисунке 3.2).

 

с

На резистор R1 накладывается следующее ограничение: падение напряжения на резисторе в устойчивом состоянии не должно превышать величины U пор, так как в этом случае через резистор протекает входной ток логического «0»:

, где  мА.

Исходя их этих условий, выберем значение Ом.

Найдем значение конденсатора С1:

Ф = 15,2 нФ.

При поступлении на вход запускающего импульса инверсной полярности длительностью 2 мкс на выходе первого логического  элемента появляется положительный  перепад напряжения. Так как конденсатор  мгновенно зарядиться не может, этот перепад поступает на входы второго логического элемента. Затем начинается процесс заряда конденсатора. Напряжение на емкости UC(t) нарастает, а на резисторе UR(t) падает по экспоненциальному закону:

;

,

где Uвх = 3,5 В – размах сигнала на входе логического элемента ТТЛ;

с – постоянная времени заряда конденсатора.

 В;

 В.

В течение времени, когда на входах второго логического элемента напряжение больше логического порога ТТЛ (Uпор = 1,4 В) на его выходе присутствует «0», который удерживает на выходе первого элемента высокий уровень даже если запускающий импульс прекратил свое действие. Когда напряжение уменьшится до величины Uпор на выходе второго элемента опять появится «1» и мультивибратор возвращается в устойчивое состояние, ожидая следующего запускающего импульса.

Период следования и скважность запускающего импульса инверсной полярности равны:

с = 20 мкс

 

Временные диаграммы представлены на рисунке 3.3.

 

 

 

 

 

 

 

 

Рисунок 3.3

 

Задача 4. Триггеры

 

Спроектируйте синхронный триггер (тип триггера). В качестве элемента памяти переменной состояния используйте синхронный базовый триггер. Тип проектируемого триггера - RS типа S, базового триггера - JK.

Составьте схему триггера как цифрового  автомата. Обозначьте входные и выходные переменные компонентов схемы. Составьте  табличное описание, карты Карно, логические формулы в наиболее простом  виде и принципиальную схему триггера.

 

Решение:

1. Для проектирования триггера выбираем модель Мура типа В.

Схема RS-триггера типа S как цифрового  автомата представлена на рис. 4.1

 

 

Рисунок 4.1 - Асинхронный RS-триггер на логических элементах  И-НЕ.

    

2) Составим таблицу переходов RS-триггера типа S:

 

Таблица 4.1 – Таблица истинности асинхронного RS-триггера:

 

0	0	X	X
0	1	1	0
1	0	0	1
1	1	Qn	Qn

 

 

В таблице Qn (/Qn) обозначены уровни, которые  были на выходах триггера до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от логических уровней, действующих на остальных входах). Для элементов И-НЕ за активный уровень принимают низкий уровень – 0. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивными. Уровни Qn+1(/Qn+1) обозначают логические уровни на выходах триггера после подачи информации на его входы.

Для триггера с инверсными входами  при подаче на вход комбинации сигналов /S=0, /R=1 на выходе получим Qn+1=1 (/Qn+1=0). Такой режим называют режимом записи логической единицы.

Если со входа /S снять нулевой  сигнал, т. е. установить на входе /S единичный  сигнал, то состояние триггера не изменится. Режим /S=1, /R=1 называют режимом хранения информации, так как информация на выходе остается неизменной.

При подаче входных сигналов /S=1, /R=0 произойдет переключение триггера, а  на выходе будет Qn+1=0 (/Qn+1=1). Такой режим называют режимом записи логического нуля (режим сброса). При /S=/R=0 состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы, а после окончания их действия триггер может равновероятно принять любое из двух устойчивых состояний. Поэтому такая комбинация /S=/R=0 является запрещенной.

 

Рисунок 4.2 – Временные диаграммы.

 

3) Нарисуйте схему JK-триггера типа ведущий-ведомый на логических элементах, объясните ее работу и назначение всех элементов. Составьте таблицу переключений триггера и приведите временные диаграммы. В интегральном исполнении – это триггер К155ТВ1

JK- триггер типа MS с дополнительной логикой 3И на J- и K- входах (интегральная схема типа К155ТВ1). Функциональное обозначение этого триггера приведено на рис. 4.2, а, а его упрощенная функциональная модель на элементах И-НЕ представлена на рис. 4.2, б. Триггер данного типа состоит из двух последовательно включенных элементарных триггеров с противофазной синхронизацией. При этом первый триггер является ведущим или M- триггером (master - хозяин), т.к. выполняет предписываемую всей схеме логическую функцию, а второй - ведомым или S- триггером (slave - раб). Ведомый триггер выполняет только вспомогательную функцию хранения состояния ведущего триггера при синхросигнале C=1.

Работу JK- триггера рассмотрим по схеме его функционального аналога рис. 4.2, б в последовательности, соответствующей строкам таблицы 4.2.

При J=K=0 синхросигнал C=1 входные элементы 1 и 2 блокированы и M- триггер находится в режиме хранения. Отметим, что при C=1 (независимо от состояния J- и K- входов) S- триггер всегда находится в режиме хранения, так как входные конъюнктуры 5, 6 блокированы инверсным сигналом , что составляет суть противофазной системы синхронизации.

 

 

а) б)

Рисунок 4.2 - Синхронный JK- триггер типа MS

а- изображение на функциональной схеме;

б- функциональная модель реального  JK- триггера

 

 

 

 

 

 

Таблица 4.2 – Таблица истинности К155ТВ1.

Режим	Входы			Выход S- триггера
	C	J	K			Qt®Qt+1	Jt	Kt
Хранение	1/0	0	0	- состояние, которое имел триггер  до среза C - сигнала		0®0	0	*
Установка 0	ùë	0	1	0		0®1	1	*
Установка 1	ùë	1	0	1		1®0	*	1
Счетный режим	ùë	1	1			1®1	*	0

 

При J=0 и K=1 синхросигналом C=1 может быть открыт лишь элемент 2-й и только при условии, что перед поступлением C- сигнала (т.е. когда сигнал C был равен 0) S- триггер был в состоянии "1" (Q_s=1, =0). Тогда по срезу C- сигнала(C=ùë), прежде чем M- триггер будет блокирован от воздействия входных сигналов по J- и K- входам, S- триггер принимает состояние M- триггера и будет хранить 0-состояние. Если же S- триггер при C=0 был в 0-состоянии, то он так и останется в этом состоянии, так как M- триггер будет находиться в режиме хранения. Описанное выше, можно отобразить следующим соотношением:

 

 

В силу симметрии схемы легко  показать, что при J=1 и K=0 будет справедливо:

 

 

Обобщая рассмотренные случаи для  J=K=0 и J¹K, можно прийти к выводу, что JK- триггер ведет себя как синхронный RS- триггер, когда J- вход выполняет функцию S- входа, а K- вход – функцию R- входа.

Существенно отличным от RS- триггера, является поведение JK- триггера при J=K=1. Для RS- триггера такое состояние входов запрещено. В данной же схеме при любом состоянии S- триггера сигналы обратной связи открывают для C- сигнала именно тот входной конъюнктор, пройдя через который С- сигнал переведет M- триггер в состояние, противоположное состоянию S- триггера. А по срезу C- сигнала (С=ùë) JK-триггер сменит состояния своих выходов (т.е. состояние S-триггера) на противоположное, реализуя счетный или T-режим (toggle - переключатель). Функционирование JK- триггера может быть описано характеристическим уравнением:

,

которому  соответствует таблица управления переходами JK-триггера при C=Z. Данное уравнение может быть преобразовано в характеристическое уравнение T- триггера (при J=K=T), для которого T- режим является основным и единственным:

.

Условие J=K=T определяет способ преобразования схемы JK- триггера в T- триггер, который и реализуют функцию сложения по mod 2 для входного и выходного сигналов триггера.

Временные диаграммы работы JK-триггера, иллюстрирующие его переключения при различных сочетаниях сигналов на его входах, приведены на рис. 4.3.

Рисунок 4.3 - Временные диаграммы  работы синхронного JK-триггер типа MS.

 

 

Рисунок 4.4 -  Диаграммы ложных срабатываний JK- триггера ИС1555ТВ1.

 

Двухступенчатый синхронный JK- триггер типа MS является непрозрачным для входных сигналов J и K при любом значении синхросигнала С. Каждая его ступень сама по себе прозрачна, но так как они включены последовательно, то какая-нибудь из них при противофазной синхронизации будет заперта. Непрозрачность – положительное свойство триггеров. Однако, в отличие от RS- и D- триггеров типа MS (в этой работе они не рассматриваются), JK- триггер типа MS обладает коварным свойством, которое получило название проницаемости для помех по входу J или K, если C=1. Это свойство отражено на диаграмме рис. 4.4. Пусть триггер находится в состоянии "0" и при этом J=K=0. В этой ситуации очередной C- сигнал (точнее его срез) не изменит состояния триггера. Однако если при C=1 на J- вход триггера поступит короткая единичная помеха, то она, пройдя через открытый 1-ый конъюнктор переключит M-триггер в состояние "1". Затем по срезу C- сигнала M- триггер передаст свое единичное (ложное) состояние во вторую ступень, т.е. на выход. Это так называемый факт захвата 1 JK- триггером. В силу симметрии схемы в ней проявляется и факт захвата 0. Поэтому разработчик, используя триггеры данного типа, обязан обеспечить окончание всех переходных процессов в логических схемах, формирующих J- и K- уровни, еще до начала C- сигнала. В течение всего времени, когда C=1, уровни на J- и K- входах не должны изменяться.