Разработка формирователя сигналов

Автор работы: Пользователь скрыл имя, 14 Ноября 2011 в 09:48, курсовая работа

Описание

Формирователь сигналов работает следующим образом: импульсы с выхода генератора с периодом следования поступают на 4-х разрядный счетчик, который с каждым импульсом изменяет свое состояние на единицу. На выходах счетчика формируются заданные последовательности четырехразрядных сигналов . Затем, с помощью преобразователя кодов, эти последовательности преобразуются в восьмиразрядные последовательности сигналов , которые управляют работой ЦАП. С выхода ЦАП снимается пропорциональное входным восьмиразрядным последовательностям аналоговое напряжение заданной величины и формы .

Содержание

1. Задание на выполнение курсовой работы. 4
2.1. Определение цифровых последовательностей на входах ЦАП. 5
2.2.Синтез преобразователя кода. 7
2.3. Синтез счётчика импульсов. 10
2.4. Выбор и расчет генератора тактовых импульсов. 13
2.5. Выбор схемы ЦАП. 14
2.6. Составление полной принципиальной схемы формирователя. 15
2.7. Расчет задержки распространения сигналов и потребляемой мощности. 16

Работа состоит из  1 файл

курсовая.doc

— 919.50 Кб (Скачать документ)

   Максимальная  тактовая частота 25 МГц, время установки кода счетчика около 40 нс.

   Исходные  данные для синтеза счетчика берем  из таблицы 1. Для нашего варианта счетчик должен работать в режиме вычитания, иметь 11 состояний, начальное состояние счетчика М(0)=9, конечное состояние счетчика М(10)=15. Принцип синтеза счетчиков с произвольным модулем счета заключаются в исключении из работы "лишних" состояний. Для нашего варианта требуется исключить из работы 5 "лишних" состояний, что можно осуществить с помощью принудительной установки счетчика в начальное состояние М(0)=9 вместо состояния М(10+1)=14. Такую принудительную установку можно выполнить, если на входы предустановки подать код начального состояния счетчика, а в момент перехода счетчика в состояние М(10+1) сформировать сигнал разрешения предустановки. Сигнал разрешения предустановки формируется схемой предустановки, которая по сути является дешифратором числа 14.

   Для синтеза схемы предустановки составим таблицу истинности ее работы, исходя из следующих предположений: логический 0, необходимый для разрешения предустановки, должен появляться на ее выходе только в момент времени, когда счетчик находится в состоянии М(10+1)=14. Это значит, что для любых других состояний счетчика на выходе схемы предустановки должна формироваться логическая 1. Таким образом, таблица истинности будет иметь вид таблицы 2.

Входные сигналы

Выходной сигнал

YПУ

Q4 Q3 Q2 Q1
1 1 1 0 0
остальные комбинации 1

Таблица 2. Таблица истинности схемы предустановки

   Записав по этой таблице логическое выражение  в СКНФ, получим:

   

   

   Временные диаграммы работы счетчика в этом режиме показаны на рис.5.

     

   Согласно  заданию, счетчик имеет два дополнительных входа: X1- вход установки начального состояния и Х2 - вход остановки счета. Это значит, что при подаче на входы X1 и Х2 активных логических уровней должна происходить установка начального состояния счетчика и остановка счета соответственно. Причем эти входы должны обладать наивысшим приоритетом по сравнению с другими. Поскольку установка начального состояния происходит с помощью механизма предустановки, то по сигналу X1 должен формироваться сигнал разрешения предустановки, который следует подать на вход "L" счетчика. Его формирование происходит в схеме установки начального состояния. Остановку счета можно произвести, если прекратить подачу импульсов на счетный вход счетчика по сигналу Х2. Это осуществляется в схеме остановки счета.

   Произведем  синтез схем установки начального состояния  и остановки счета. При синтезе учитываем, что для нашего варианта активными уровнями сигналов X1 и Х2 являются уровни логической "1".

   Составим  схему установки начального состояния счетчика, для этого составим таблицу истинности установки начального состояния счетчика.

X1 YПУ YL
0 0 0
0 1 1
1 0 0
1 1 0

   Запишем СДНФ:

   

   перейдя в базис ИЛИ-НЕ, получим:

   

   Составим  схему остановки счёта, для этого  составим таблицу истинности остановки  счёта.

X2 YГТИ Y-1
0 0 0
0 1 1
1 0 0
1 1 0

   Запишем СДНФ:

   

   перейдя в базис ИЛИ-НЕ, получим:

   

   Составим  принципиальную схему счетчика импульсов, объединив элементы счетчика. Так как схема предустановки заканчивается инвертором, а в схеме установки начального состояния YПУ инвертируется, то целесообразно убрать эти два инвертора. Покажем принципиальную схему счетчика импульсов на рис.6.

 

      2.4. Выбор и расчет  генератора тактовых  импульсов.

      В качестве ГТИ используем простой  импульсный автогенератор на логических элементах ТТЛ серии. Принципиальная схема ГТИ изображена на рис.7:

 

      Параметры R1 и C1 рассчитываются по формуле  Tс=2R1C1 . Пусть величина R1=1кОм , тогда Ф.  

2.5. Выбор схемы ЦАП. 

      В качестве ЦАП в  проектируемом устройстве будем  использовать интегральную микросхему К572ПА1. Это 10-разрядный перемножающий ЦАП, выполненный по КМОП технологии и отличающийся малой потребляемой мощностью в 0,1 Вт. Его основные динамические характеристики: время установления выходного напряжения tУ=5мкс и дифференциальная нелинейность преобразования менее 0,8% от полной шкалы. Условное графическое обозначение ЦАП и схема его включения показана на рис.8.

   Назначение  выводов ИМС:

   Х1...Х10 - цифровые входы , причем X1 - вход младшего разряда.

   Uoп - вход для подключения источника опорного напряжения.

   Y1, Y2 - аналоговые выходы ЦАП, которые являются токовыми.

   Roc - вывод внутреннего резистора обратной связи.

   Ucc - вывод для подачи напряжения питания +5...17В.

   OU - вывод для подключения общего провода.

   Конструктивно ЦАП выполнен в 16 выводном корпусе типа DIP. В состав микросхемы входит резистивная прецизионная матрица R-2R, токовые ключи на МОП транзисторах и входные усилители-инверторы, которые обеспечивают управление ключами от стандартных уровней цифрового сигнала. Микросхема работает с прямым параллельным двоичным кодом, который подается на цифровые входы Х10...Х1 и реализует функцию перемножения опорного напряжения на цифровой код Х10...Х1 в четырех квадрантах. Благодаря тому, что коммутирующие ключи выполнены на МОП транзисторах, ЦАП допускает выбор опорного напряжения в широком диапазоне: -17...+17 В.

    Поскольку выходы ЦАП токовые, то для преобразования тока в напряжение к выходам Y1 и Y2 подключаются операционные усилители DA2, DA3.

    Операционный  усилитель DA2 обеспечивает суммирование токов, поступающих с коммутирующих ключей, находящихся в состоянии "1", a DA3 - с ключей, находящихся в состоянии "0". В качестве операционных усилителей используем микросхему КР544УД2Г с незначительным смещением нуля и достаточно высоким быстродействием.

    Благодаря использованию двух операционных усилителей эта схема формирует на выходе биполярное напряжение в пределах от -Uoп до Uoп. Связь между напряжением на выходе преобразователя, опорным напряжением Uoп и цифровым кодом на входах Х10...Х1 определяется выражением:

    Здесь n – количество разрядов ЦАП. В разрабатываемом устройстве, ЦАП К572ПА1 используется в восьмиразрядном включении, поэтому на два младших разряда XI и Х2 подаются постоянные логические уровни "0".

    Для согласования входных уровней с  выходами ТТЛ логики можно снизить напряжение питания Ucc до величины 5 В.

     Произведём  выбор величины опорного напряжения, от которого зависит величина напряжений на выходе ЦАП. Для нашего варианта, для того, чтобы получить Umin=-7 В и Umax=7 В, значение Uоп=-7 В. Выбранное опорное напряжение подается на вывод Uоп DA1 (см. рис.8).

     Рассчитаем  напряжение на выходе ЦАП для пяти значений цифрового кода и сведем результат в таблицу 3.

Код на цифровых входах ЦАП  Напряжение  на выходе схемы, В
0

0

0

0

0

1

0

1

1

1

1

1

0

0

1

0

1

0

1

1

1

0

1

1

0

1

1

0

0

1

0

1

0

1

1

1

0

1

1

0

0

0

0

0

0

0

0

0

0

0

-1,039

-4,047

-3,008

-2,023

-0,547

Таблица 3. Зависимость напряжений на выходе ЦАП от цифрового кода на входе при восьмиразрядном включении 

2.6. Составление полной  принципиальной схемы формирователя.

   Полная  принципиальная схема составляется путем объединения всех разработанных выше узлов формирователя сигналов в единую схему, которая приведена в приложении 1.

 

2.7. Расчет задержки  распространения  сигналов и потребляемой  мощности.

   Подсчитаем  время задержки распространения  tЗ, выбрав в преобразователе кода наиболее длинную логическую цепочку.

   Время задержки для ИМС К155 не более 25 нс

   Время установки кода счетчика около 40 нс

   Время установления выходного напряжения 5мкс 

В разработанной  в принципиальной схеме формирователя  сигналов число ИМС типа К155, семь.

   tЗ=25·10-9·7+40·10-9+5·10-6=5,215·10-6 с

   Т.о. время  задержки составляет не более 5,215мкс

Потребляемая  мощность рассчитывается отдельно для  каждого из источников питания: P+5 , P+15 , P-15 .

   Найдем  мощность для источника питания +5B.

   Средняя мощность ИМС К155 20мВт

   Мощность  ИМС К555ИЕ7 равна: PК555ИЕ7=I·U=5B·34·10-3A=0,17Вт

   Мощность  ИМС К572ПА1 равна: PК572ПА1 =0,1Вт

   P+5=7·20мВт+0,17Вт+0,1Вт=0,41Вт

   Найдем  мощность для источника питания +15B и -15В.

   P+15= P-15= PОУ1= PОУ2 = PОУ =260мВт 
 
 
 
 
 
 
 
 

3.1. Разработка алгоритма  формирования заданных сигналов и определение дополнительных исходных данных для проектирования. 

   Обобщенный  алгоритм работы МП системы для варианта ABC=512 показан на рис.9.

            

   Одним из простых способов программного формирования кодов счетчика M(i) и кодов ЦАП Y(i) является создание массива этих кодов в выбранной области ОЗУ или ПЗУ (блок 1). Поскольку создаваемые коды имеют разрядность в один байт, то они размещаются по четным адресам. После того, как эти коды будут сформированы в памяти, следует произвести инициализацию (установку режимов работы) портов ввода-вывода (блок 2). Дальнейшая задача сводится к выборке из ОЗУ нужных кодов и передаче их в соответствующие порты ввода-вывода (блоки 4...7). При этом нужно обеспечить выдачу сигналов Y(i) с необходимыми временными интервалами Тс. Время Тс задает длительность одной ступеньки аналогового напряжения на выходе ЦАП. Это значит, что интервал времени между двумя соседними выводами кода ЦАП в порт должен быть равен Тс. При тактовой частоте fclk=5 МГц подсчитаем количество тактов, приходящееся на время Тс:

Информация о работе Разработка формирователя сигналов